Microprocessador 8085: interrupções, funções e 7 fatos

Definição de interrupção:

“Interromper é o processo de gerar uma parada momentânea durante a execução do programa e permitir que dispositivos periféricos acessem o microprocessador”

8085 arquitetura

Tipos de interrupções:

Tipos de interrupções de acordo com o atraso:

• Mascarável
• Não mascarável

Tipos de interrupções de acordo com o agrupamento:

• vetor
• Não vetorial

Tipos de interrupções de acordo com a prioridade:

• ARMADILHA
• RST 7.5
• RST 6.5
• RST 5.5

Diagrama de blocos de 8085 interrupções:

O que é mascaramento?

Mascaramento pode ser implementado para as 4 interrupções de hardware - RST 7.5, RST 6.5, RST 5.5 e INTR. Nesta figura, TRAP é NMI (Non Maskable Interrupt).

RST 7.5 sozinho tem um F / F para reconhecer sua transmissão de borda. O mascaramento de interrupção pode ser feito usando a instrução SIM. Além disso, uma interrupção separada ativa F / F está disponível para mascarar ou permitir as interrupções.

• As interrupções mascaráveis ​​são mascaradas por padrão por meio do sinal de reset.
• A interrupção pode ser habilitada pela execução da instrução EI. Assim, para habilitar interrupções, após resultar o microprocessador a instrução EI deve ser utilizada no microprocessador 8085.
• As 3 interrupções RST podem ser mascaradas carregando a variedade de palavras adequada na acumulação e implementação da instrução SIM. Isso é conhecido como mascaramento de software.
• Todas as interrupções mascaráveis ​​são desabilitadas sempre que uma interrupção é reconhecida. Portanto, é essencial realizar a instrução EI todas as vezes.
• Ao todo, as interrupções mascaráveis ​​podem ser desabilitadas executando instruções DI. A instrução redefine uma ativação de interrupção F / F no microprocessador. Para o propósito de habilitação, a instrução EI é utilizada.

ARMADILHA:

• É uma interrupção não mascarável, de forma que não precisa ser habilitada e não pode ser habilitada ou desabilitada.
• É acessível ao usuário
• É usado para situações de emergência, como falha de energia ou corte de energia, etc.
• Tanto é ativado quanto pelo nível que o i / p deve ir alto e permanecer nesta condição até o reconhecimento.
• TRAP tem a maior prioridade entre todos.

RST 7.5:

• Sua prioridade é logo após o TRAP.
• É mascarável de forma que as operações EI e DI possam ser possíveis.
• É autuada pela situação cuja prioridade é logo após a situação de emergência.
• É uma interrupção acionada por borda positiva.
• Pode ser disparado com um pulso de duração muito curta.

RST 6.5:

• Sua prioridade é logo após RST 7.5.
• Outras especificações são as mesmas do RST 7.5.

RST 5.5:

• Sua prioridade é logo após RST 6.5.
• Outras especificações são as mesmas do RST 7.5.

INTR:

• INTR é a interrupção de prioridade mais baixa.
• Isso é acionado tanto por borda quanto por nível.
• Tipo mascarável e não vetorial.
• Tanto EI quanto DI podem ser possíveis nessa situação.

Operação do INTR:

A sequência de fluxo do sinal é a seguinte para que o INTR fique alto.

1. 8085 autorizações do estatuto do INTR, para realização de instrução.
2. Se o sinal INTR for 1, então o 8085 completará sua instrução atual e uma interrupção baixa ativa será reconhecida por um ACK de interrupção.
3. Então, o endereço da próxima instrução será carregado na pilha e executará a instrução recebida.

INTO:

• Não é a interrupção usada apenas pelo microprocessador que enviou a confirmação. O processo deve ser habilitado por instrução.
• Durante T₃ condição da busca do opcode, 8085 verifica repetidamente cada instrução. Se a interrupção encontrar, o microprocessador completará a instrução de execução e estará pronto para a sequência de reinicialização.
• A sequência de reinicialização redefine a interrupção F / F e o INTA ativo ao receber o sinal.

Interromper locais de chamada:

Os locais de chamada para 8085 são

ARMADILHA- 0024

RST 7.5- 003C

RST 6.5- 0034

RST 5.5- 002C

Operação SIM (definir máscara de interrupção):

SIM (Definir máscara de interrupção) para 8085 é explicado a seguir

M 5.5 - é basicamente definido como 1 para redefinir a máscara 5.5

M 6.5 - também é definido como 1 para redefinir a máscara 6.5

M 7.5 - também é definido como 1 para redefinir a máscara 7.5

MSE - para mascarar a interrupção

R 7.5 - é reiniciado RST 7.5 F / F

SDE - dados seriais habilitados definidos como 1 para envio

SOD - dados de saída serial a serem enviados

EXPLICAÇÃO:

• RST 7.5, 6.5 e 5.5 são interrupções mascaráveis. A instrução EI e SIM utilizada para habilitá-los.
• BIT 0 a 2 é definido ou redefinido a máscara para RST 6.5, 7.5 e 5.5.
• Se um bit for definido como 1, a interrupção será mascarada, ou seja, desabilitada. Se definido como 0, a respectiva interrupção é habilitada.
• Se o bit 3 for definido como 1, para mascarar os bits 0 a 2.
• O BIT 4 é um controle adicional para RST 7.5. Se for definido como 1, o RST 7.5 será redefinido.
• Os bits 6 e 7 são dados de saída serial onde o bit 6 é para habilitar o SOD e o bit 7 pode ser alto ou baixo. A instrução DI desabilita todas as interrupções.

PEDIDO PENDENTE:

Quando 1 solicitação de interrupção está sendo servida, outras interrupções podem ocorrer resultando em solicitação pendente. Quando mais de 1 interrupção ocorre simultaneamente, a interrupção com prioridade mais alta foi servida e a interrupção com prioridade mais baixa permanece na condição pendente.

microprocessador 8085 tem uma instrução adicional chamada RIM (Read Interrupt Mask) para detectar a interrupção pendente.

Operação RIM (Redefinir máscara de interrupção):

RIM (Máscara de interrupção de leitura) para 8085 é explicado a seguir

M 5.5:  Este bit é definido como 1 se RST 5.5 estiver mascarado. Os bits 0 a 2 podem ser usados ​​para máscara de interrupção utilizando a instrução RIM

M 6.5: Este bit é definido como 1 se RST 6.5 for mascarado.

M 7.5: Este bit é definido como 1 se RST 7.5 for mascarado.

IE:  É definido como 1 se todas as interrupções estiverem habilitadas.

5.5: É definido como 1 quando RST 5.5 está em condição pendente.

6.5: É definido como 1 quando RST 6.5 está em condição pendente.

7.5:  É definido como 1 quando RST 7.5 está em condição pendente.

SID:  Dados de entrada serial; será 1 ou 0 para fins de entrada.

Interrupções vetorizadas:

TRAP, RST 7.5, RST 6.5, RST 5.5 (local da chamada).

INTERRUPÇÃO DE SOFTWARE VS INTERRUPÇÃO DE HARDWARE:

O que é Stack?

Pilha

Uma pilha em microprocessador 8085 é um conjunto de localização de memória na memória de leitura-gravação especificada por um programador em um programa principal. Esses locais de memória são utilizados para armazenar dados binários momentaneamente durante a codificação.

A iniciação da pilha é definida no programa pela execução da instrução de carregamento básica, como LXI SP. Isso geralmente carrega um endereço de memória de dezesseis bits no registro SP.

Tipos de pilha:

1. EMPURRE
2. POP

EMPURRAR - No curso da execução, PUSH é necessário para resolver o problema de determinado registro, uma vez que os registros são pré-requisitos para alguma execução adicional no estado conseqüente. Esse conteúdo se move para um determinado local da memória por um registro de função especial chamado PUSH.

Exemplo-

                LXI SP, 2099 H

               LXI H, 42F2 H      

               PRESSIONE H

1. Carrega o conteúdo de 2099H com o registro SP que está reservado na memória de leitura e gravação como um estado e a localização começa a partir de 2098H em movimento ascendente para armazenamento temporário.
2. LXI H, 42F2H descreve o carregamento do par HL, ou seja, (42) é carregado em H e F2 é carregado em L.
3. PUSH H indica que o conteúdo de H, isto é, 42 armazenado em 2098H e o conteúdo de L, ou seja, F2, está armazenado em 2097 H.

POP - Após a conclusão desta operação, os conteúdos que são salvos no registro temporário são transferidos de volta para a memória principal pela operação do POP.

 Exemplo -

                          LXI SP, 2099 H

                          LXI H, 42F2 H

                          PRESSIONE H

                          CONTADOR DE ATRASO

                          Pop h

O conteúdo do par de registro HL não é destruído. Está disponível do contador de atraso no conteúdo do contador de programa. O conteúdo da localização da pilha superior mostrada por SP aparece no registro L e SP aumentará 1.

O conteúdo do topo da pilha, ou seja, 2097 é deslocado para 2098 e 2099 por 1 encarnado e do registro temporário o conteúdo é movido para o registro principal.

Para mais informações sobre o microprocessador 8085 clique aqui

Soumali Bhattacharya

Olá, sou Soumali Bhattacharya. Fiz mestrado em Eletrônica.
Atualmente estou investido na área de Eletrônica e comunicação.
Meus artigos concentram-se nas principais áreas da eletrônica central em uma abordagem muito simples, mas informativa.
Sou um aprendiz vívido e procuro me manter atualizado com todas as tecnologias mais recentes na área de Eletrônica.

Vamos nos conectar através do LinkedIn –