CONTEÚDO
- O que é sensor de imagem CMOS?
- Tipos diferentes
- Princípio de funcionamento
- Desenho
- Arquitetura
Imagem da capa por - Zach Dischner, Ornamento de mesa Nerd-Tographer (9698639550), CC BY 2.0
O que é sensor de imagem CMOS?
Sensor de imagem e cor CMOS:
Os sensores de imagem semicondutores de óxido metálico complementar (CMOS) são compostos de fotodiodos com circuitos de sinais mistos com capacidade de amplificar pequenas fotocorrentes em sinais digitais. O sensor de imagem CMOS é um dos melhores recursos para várias aplicações relacionadas à fotografia, ou seja, câmeras de vídeo digital, scanners de foto, máquina Xerox, impressão e vários outros. Os CMOS são hoje utilizados devido ao seu uso múltiplo e técnica de fabricação simples, mesmo com dificuldade de sensibilidade em comparação com o CCD.
Três tipos de topologia de sensores de cor CMOS são discutidos, a saber, o amplificador de transimpedância (TIA), conversor de luz em frequência e integração de luz.
Crédito da imagem: Filya1, Matrizw, CC BY-SA 3.0
Princípio de funcionamento do sensor de imagem CMOS:
Em geral, quatro tipos de procedimentos estão disponíveis
- CMOS padrão,
- CMOS de sinal misto analógico,
- CMOS digital e
- Processos de sensor de imagem CMOS.
A diferença mais óbvia entre esse processo e os outros processos é a disponibilidade de dispositivos fotográficos, como um fotodiodo fixado. As vantagens da tecnologia de menor dimensão são pixels menores, alta resolução espacial e menor consumo de energia. Uma tecnologia inferior a 100 nm requer modificações no processo de fabricação (não seguindo o mapa digital) e na arquitetura de pixels.
Parâmetros fundamentais como corrente de fuga (afetará a sensibilidade à luz) e tensão de operação (afetará a faixa dinâmica, ou seja, a saturação, um fotodiodo fixado provavelmente não funcionará em uma baixa tensão são muito importantes quando um processo está selecionado para desenvolvimento CIS. Devido a essas limitações, uma nova técnica de circuito é introduzida:
1. Um circuito antigo, como um circuito de pixel padrão não pode ser usado ao usar 0.1 mícron e inferior. Isso se deve à topologia que requer alta tensão; porque a tensão máxima de alimentação agora é menor.
2. Circuito de calibração e circuito de cancelamento são normalmente empregados para reduzir ruídos.
Para aumentar a resolução em multi-megapixels e centenas de taxa de quadros, a tecnologia de menor dimensão é normalmente escolhida. Evidentemente, foi relatado que 0.13 mícron e 0.18 mícron são bons o suficiente para obter um bom desempenho de imagem.
Essas modificações do processo CMOS começaram em 0.25 mícron e abaixo para melhorar suas características de imagem. Como a escala do processo será muito menor do que 0.25 mícron e abaixo, vários parâmetros fundamentais são degradados, a saber, foto responsividade e corrente escura. Portanto, as modificações são focadas em mitigar essas degradações de parâmetros. Os requisitos do sistema (como tensão de alimentação e temperatura) também são um dos critérios na seleção de um processo adequado.
O preço da ferramenta e os custos de desenvolvimento também determinam a seleção do processo.
Dispositivos Photo Detetor
O típico dispositivos fotodetectores são fotodiodos e fototransistor. Dispositivos de fotodiodo típicos são N+/Psub, P+/N_well, N_well/Psub e P+/N_well/Psub (diodo back-to-back) [9]. Os dispositivos de fototransistor são P+/n_well/Psub (transistor vertical), P+/N_well/P+ (transistor lateral) e N_well/gate (fototransistor ligado).
Esses dispositivos fotográficos padrão ainda requerem uma microlente e uma matriz de filtro de cor. A eficiência quântica de fotodiodos em um CMOS padrão é geralmente inferior a 0.3.
Os dispositivos normalmente desenvolvidos para o processo CMOS modificado são um fotogato, um fotodiodo fixado e um diodo de silício amorfo. Esses dispositivos irão melhorar a sensibilidade do CIS. Um fotodiodo fixado, que possui uma corrente escura baixa, oferece boas características de imagem para o CIS.
Os fotodispositivos exibem a capacitância parasita, que deve ser considerada durante o processo de projeto. Um exemplo da capacitância parasita de N_well / Psub é:
Cfoto = (capacitância por área) × área do fotodispositivo.
Metodologia de projeto de sensores de imagem CMOS:
O fluxo de design típico do sensor de imagem CMOS é mostrado abaixo.
Uma simulação de propagação de onda pode ser feita para simulação óptica. Ferramentas de design auxiliado por computador com tecnologia comercialmente disponível, como da Synopsys e Silvaco, podem ser usadas para simular o processo ou a tecnologia dos fotodispositivos. Há um trabalho, (simulação de modo misto) que combina a tecnologia de design auxiliado por computador e simulação em nível de pixel.
Existem muitas ferramentas de automação de design eletrônico disponíveis para simulação elétrica de pixel, essas ferramentas de automação de design eletrônico são semelhantes a qualquer circuito integrado (IC) ferramenta de design, como espectro, SPICE, Verilog-A e Verilog. Essas ferramentas podem ser demoradas às vezes se o número de pixels for grande.
De fato, se pixels grandes junto com o processo submicron profundo são necessários, mais capital deve ser fornecido (o custo das ferramentas é mais caro para submicron muito profundos, especialmente abaixo de 90 nm). Mesmo que a fundição CMOS forneça os modelos para ferramentas de projeto com suporte, às vezes os projetistas ainda precisam modelar o sub-bloco por conta própria para se adequar à especificação CIS. Isso pode acelerar o tempo de simulação elétrica de pixel, no entanto, isso degradará a precisão. Para simulação do sistema, VHDL-AMS, System-C ou MATLAB podem ser usados para prever a função geral e o desempenho.
Arquitetura do sensor de imagem CMOS:
Nível de pixel ADC - Um digital O sensor de pixel (DPS) oferece uma ampla faixa dinâmica. O DPS converte os valores analógicos em um sinal digital dentro da faixa de pixels. O processamento também pode ser feito no nível de pixel.
Nível de Chip ADC - O ADC de nível de chip ou às vezes ADC de nível de matriz é representado na Figura abaixo.
O ADC para esta topologia tem que ser muito rápido, esta topologia também consumiria uma corrente muito alta. O tipo de ADC adequado para a topologia CIS é ADC em pipeline. No entanto, o registro de aproximação sucessiva (SAR) e o tipo de flash ADC também foram relatados no projeto CIS. O equilíbrio entre a entrada de energia geral necessária e a velocidade de operação é, portanto, essencial.
Sensor de Pixel Digital - O conceito DPS é semelhante à solução usada no chip de estímulo de neurônios CMOS. O DPS em número é útil para compactação no chip. O fotodiodo é usado para descarregar a capacitância de entrada do comparador e do próprio fotodiodo. Ele será descarregado proporcionalmente à intensidade da luz. Quando atingir o limite, o O / P do comparador será acionado.
Técnica de baixa potência no sensor de imagem CMOS:
Método de polarização: A região de sublimiar ou polarização de inversão fraca é uma das abordagens para alcançar baixo consumo de corrente. Esta técnica pode ser aplicada a uma transcondutância operacional amplificador (OTA) ou um amplificador para um ADC. A polarização da região do triodo também pode ser usada para reduzir ainda mais o consumo de energia.
Técnica de circuito: A trava regenerativa pode ser usada para reduzir o consumo de energia digital. Reduzindo/escalonando o capacitores nas etapas de pipeline (para ADC) também pode reduzir o consumo de energia.
Técnica avançada de gerenciamento de energia: Outro tipo de polarização ou técnica de circuito, uma abordagem “inteligente”, como a coleta de energia solar, também pode ser empregada para reduzir o consumo de energia. Também podemos LIGAR seletivamente apenas o circuito de leitura necessário. Os pixels também podem ser ativados periodicamente para reduzir ainda mais o consumo de energia.
Técnicas de baixo ruído no sensor de imagem CMOS:
No nível do pixel: O ruído térmico pode ser reduzido por amostragem dupla correlacionada e sobreamostragem. O ruído de oscilação é reduzido usando um dispositivo grande, polarizando periodicamente o transistor e polarizando a tensão do substrato PMOS adequado.
Nível da coluna: A calibração fora do chip pode ser usada para reduzir o ruído de padrão fixo. A calibração é feita para selecionar capacitor pesos no SAR ADC.
Nível ADC: O ruído kT / C é reduzido selecionando um valor adequado para Cf e Cs do circuito S / H e buffer.
Nível do fotodiodo: O alto ganho de conversão ajuda a reduzir o ruído de entrada referido.
Para mais artigos relacionados à eletrônica clique aqui
Olá, sou Soumali Bhattacharya. Fiz mestrado em Eletrônica.
Atualmente estou investido na área de Eletrônica e comunicação.
Meus artigos concentram-se nas principais áreas da eletrônica central em uma abordagem muito simples, mas informativa.
Sou um aprendiz vívido e procuro me manter atualizado com todas as tecnologias mais recentes na área de Eletrônica.
Vamos nos conectar através do LinkedIn –
